Компания Cadence объявила о расширении сотрудничества с TSMC. В рамках партнёрства Cadence прошла сертификацию своих инструментов для передового технологического процесса A14, продемонстрировала решение UALink на базе техпроцесса N3P и представила новые IP-решения, проверенные на кремнии, для технологий N3P и N2P.
Сертификация для техпроцессов A16 и A14
Цифровые полнофункциональные, контрольные и пользовательские, включая аналоговые, маршруты проектирования Cadence теперь сертифицированы для техпроцессов TSMC A16 и A14. В состав полного цифрового потока входят:
- система внедрения Innovus;
- интеллектуальный обозреватель кристаллов Cadence Cerebrus для оптимизации технологий и проектирования (DTCO);
- средства проверки, включая Tempus Timing and ECO Solution, EMX Planar 3D Solver, Voltus IC Power Integrity Solution, Quantus Extraction Solution, Pegasus Verification System, Liberate Characterization Portfolio;
- решение для синтеза Genus Synthesis Solution.
Решения Virtuoso Studio, предназначенные для заказного и аналогового проектирования, обеспечивают генерацию компоновки с соблюдением проектных правил и автоматическую миграцию проекта на техпроцессы TSMC A16 и A14. Применение данных инструментов сокращает количество итераций проектирования до 2,5 раз и повышает вероятность успешного прохождения первого цикла для систем искусственного интеллекта, высокопроизводительных вычислений и мобильных систем на кристалле.
В части IP-портфеля: UCIe-64G реализован на TSMC A14, IP-блок LPDDR6 находится в разработке. Приоритет отдан широкому набору IP для памяти, высокопроизводительных вычислений и искусственного интеллекта, а также протоколов, необходимых для вычислительных чипов. Для TSMC A14 разрабатываются Artisan Foundation IP и IP со смешанными сигналами, доступность которых ожидается в четвёртом квартале 2026 года. В их числе — стандартные ячейки, GPIO и компиляторы памяти для высокопроизводительных вычислений, задач искусственного интеллекта и сетевых приложений.
Сертифицированные потоки и IP для N2P
Аналоговые, цифровые и контрольные потоки Cadence сертифицированы для TSMC N2P. В Virtuoso Layout Suite добавлены усовершенствованные модели подключения, формирующие готовую к производству среду для заказного проектирования, что ускоряет старт работы над проектом. Сертифицированные потоки позволяют ускорить вывод изделий на плёнку и повысить производительность труда разработчиков.
Статус IP-компонентов для N2P:
Расширение портфеля для высокопроизводительных вычислений
Портфель решений Cadence для сегмента высокопроизводительных вычислений и искусственного интеллекта включает HBM4/4E, LPDDR6/5X, DDR5-MRDIMM, PCIe 7.0 и UCIe 64G. Продукты соответствуют стандартам UALink, ESUN, UltraEthernet и CPO.
Поддержка 3DFabric и TSMC-COUPE
Решения Cadence обеспечивают полный цикл проектирования систем TSMC SoW-X, содержащих сотни чиплетов и миллионы выводов. Поддерживается проектирование усовершенствованных корпусов CoWoS-L, размер которых в пять раз превышает размер ретикулы. Реализована возможность интеграции ключевых технологических компонентов, включая SoIC, eDTC, MIMCap, IVR, логический базовый кристалл HBM и подложку, с применением Integrity 3D-IC для системного планирования и сборки.
Процесс автоматической межкристальной маршрутизации на основе предварительного моделирования сертифицирован для Cadence Allegro Substrate Router и Cadence OmniRoute Advanced Interconnect Router. Система автоматически формирует стратегии маршрутизации, оптимизированные для обеспечения целостности сигнала, для всех архитектур CoWoS, и соответствует требованиям UCIe.
Масштабирование до уровня пластины
Ключевые возможности проектирования 3D-микросхем, корпусирования и масштабирования:
- полный цикл проектирования TSMC SoW-X с сотнями микросхем и миллионами выводов;
- усовершенствованные корпуса CoWoS-L с пятикратным превышением размера ретикулы;
- интеграция SoIC, eDTC, MIMCap, IVR, логической базовой матрицы HBM и подложки с помощью Integrity 3D-IC;
- автоматическая маршрутизация между кристаллами с предварительным моделированием, сертифицированная для Allegro Substrate Router и OmniRoute Advanced Interconnect Router;
- маршрутизация, оптимизированная для целостности сигнала в соответствии с архитектурами CoWoS и требованиями UCIe;
- поддержка TSMC-COUPE, обеспечивающего преобразование фотоники в кремний, с использованием IP-модуля SerDes 224G от Cadence.
Высокоскоростное фотонно-кремниевое соединение TSMC-COUPE (Compact Universal Photonic Engine) обеспечивает интеграцию с IP-модулем SerDes 224G от Cadence. Указанный модуль совместим с экосистемами UALink, ESUN, UltraEthernet и CPO, дополняя портфель IP для высокопроизводительных вычислений, который включает HBM4/4E, LPDDR6/5X, DDR5-MRDIMM, PCIe 7.0 и UCIe 64G.
Применение у заказчика
Компания Global Unichip Corp. (GUC) использует решения Cadence для производства специализированных микросхем для ускорителей искусственного интеллекта и гипермасштабируемых систем на базе передовых техпроцессов TSMC. Автоматизация на основе инструментов Cadence помогает GUC снижать риски, связанные с освоением новых технологических процессов.
Луис Лин, старший вице-президент Global Unichip Corp., отметил: по мере перехода на передовые техпроцессы TSMC, такие как N3P и N2P, успех зависит от тщательной оптимизации выполнения усложняющихся системных требований, особенно при работе с пионерными проектами, для которых риск срыва сроков наиболее высок. Решения Cadence, по его словам, обеспечивают предсказуемость, производительность и корреляцию с кремнием, необходимые для успешной реализации и вывода на рынок сложных проектов на самых передовых техпроцессах TSMC.
Cadence и TSMC переводят разработку решений для искусственного интеллекта и высокопроизводительных вычислений из разрозненного набора операций в более целостный стек. Сертифицированные потоки A14, A16 и N2P, проверенные на кремнии межсоединения и IP-модули памяти, а также поддержка 3DFabric для систем с сотнями чиплетов позволяют клиентам быстрее переходить от первых кремниевых образцов к системам уровня пластины, снижая технологические риски и сокращая сроки вывода продукции на рынок.
